原理圖 網(wǎng)表生成原理圖庫(kù)建立。要將一個(gè)新元件擺放在原理圖上，我們必須得建立改元件的庫(kù)。庫(kù)中主要定義了該新元件的管腳定義及其屬性，并且以具體的圖形形式來(lái)代表。我們常?？吹降氖且粋€(gè)矩形（代表其IC BODY），周圍許多短線（代表IC管腳）。

protel創(chuàng)建庫(kù)及其簡(jiǎn)單，而且因?yàn)橛玫娜硕?，許多元件都能找到現(xiàn)成的庫(kù)，這一點(diǎn)對(duì)使用者極為方便。應(yīng)搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等區(qū)別。有了充足的庫(kù)之后，就可以在原理圖上畫圖了，按照datasheet和系統(tǒng)設(shè)計(jì)的要求，通過(guò)wire把相關(guān)元件連接起來(lái)。在相關(guān)的地方添加line和text注釋。

wire和line的區(qū)別在于，前者有電氣屬性，后者沒有。wire適用于連接相同網(wǎng)絡(luò)，line適用于注釋圖形。這個(gè)時(shí)候，應(yīng)搞清一些基本概念，如：wire，line，bus，part，footprint，等等。

高速PCB一直是PCB行業(yè)寵兒，是電子電路設(shè)計(jì)和制造研究的熱點(diǎn)，高速PCB在5G時(shí)代將會(huì)得到更多的發(fā)展機(jī)遇，密度更高、運(yùn)行速度更快、信號(hào)完整性直接決定高速PCB電氣性能、可靠性及其穩(wěn)定性。基于信號(hào)完整性分析高速PCB設(shè)計(jì)中遇到的信號(hào)失真問題，利用相關(guān)理論找到傳輸線阻抗設(shè)計(jì)和制造的解決方案。對(duì)地層銅橋、外層阻抗線和導(dǎo)通孔阻抗進(jìn)行優(yōu)化設(shè)計(jì)，將設(shè)計(jì)與制造聯(lián)系在一起可以讓設(shè)計(jì)者和廠家更好地運(yùn)用信號(hào)完整性分析解決高速PCB的實(shí)際問題。

高速PCB的阻抗控制

高速電路采用的元器件集成度高，速度快，引出端子多，密度高，層數(shù)16層，能控制傳輸線的特性阻抗。特性阻抗就是傳輸線和介質(zhì)共同作用結(jié)果下的阻止電磁場(chǎng)變化傳播的固有特性，因而和傳輸線的寬度、厚度、離參考層間距及介電參數(shù)等有關(guān)。傳輸線的特性阻抗是影響信號(hào)品質(zhì)的重要因素，如果信號(hào)傳播過(guò)程中阻抗始終保持一致，那么信號(hào)可以很平穩(wěn)地向前傳播。當(dāng)阻抗發(fā)生了改變時(shí)，信號(hào)能量中的一- 部分反射回來(lái)，信號(hào)傳輸?shù)倪B續(xù)性就被破壞，將導(dǎo)致信號(hào)失真。