17條PCB布局法則，輕松搞定80%以上的設(shè)計(jì)

12、電平變換芯片（如RS232）靠近連接器(如串口)放置。

13、易受ESD干擾的器件，如NMOS、CMOS器件等，盡量遠(yuǎn)離易受ESD干擾的區(qū)域（如單板的邊緣區(qū)域）。

14、時(shí)鐘器件布局：（1）晶體、晶振和時(shí)鐘分配器與相關(guān)的IC器件要盡量靠近；（2）時(shí)鐘電路的濾波器(盡量采用“∏”型濾波)要靠近時(shí)鐘電路的電源輸入管腳；（3）晶振和時(shí)鐘分配器的輸出是否串接一個(gè)22歐姆的電阻；（4）時(shí)鐘分配器沒(méi)用的輸出管腳是否通過(guò)電阻接地；（5）晶體、晶振和時(shí)鐘分配器的布局要注意遠(yuǎn)離大功率的元器件、散熱器等發(fā)熱的器件；（6）晶振距離板邊和接口器件是否大于1inch。

15、開(kāi)關(guān)電源是否遠(yuǎn)離ADDA轉(zhuǎn)換器、模擬器件、敏感器件、時(shí)鐘器件。

16、開(kāi)關(guān)電源布局要緊湊，輸入輸出要分開(kāi)，嚴(yán)格按照原理圖的要求進(jìn)行布局，不要將開(kāi)關(guān)電源的電容隨意放置。

17、電容和濾波器件：（1）電容務(wù)必要靠近電源管腳放置，而且容值越小的電容要越靠近電源管腳；（2）EMI濾波器要靠近芯片電源的輸入口；（3）原則上每個(gè)電源管腳一個(gè)0.1uf的小電容、一個(gè)集成電路一個(gè)或多個(gè)10uf大電容，可以根據(jù)具體情況進(jìn)行增減

高速PCB的疊層設(shè)計(jì)

現(xiàn)在系統(tǒng)工作頻率的提高，使PCB的設(shè)計(jì)復(fù)雜度逐步提高，對(duì)于信號(hào)完整性的分析除了反射，串繞，以及EMI等之外，疊層設(shè)計(jì)的合理性和電源系統(tǒng)的穩(wěn)定可靠也是重要的設(shè)計(jì)思想。合理而優(yōu)良的PCB疊層設(shè)計(jì)可以提高整個(gè)系統(tǒng)的EMC性能，并減小PCB回路的輻射效應(yīng)，同樣，穩(wěn)定可靠的電源可以為信號(hào)提供理想的返回路徑，減小環(huán)路面積。現(xiàn)在普遍使用的是高速數(shù)字系統(tǒng)設(shè)計(jì)中多層板和多個(gè)工作電源，這就涉及多層板的板層結(jié)構(gòu)設(shè)計(jì)、介質(zhì)的選擇和電源/地層的設(shè)計(jì)等，其中電源（地）層的設(shè)計(jì)是至關(guān)重要的。同時(shí)，合理的疊層設(shè)計(jì)為好的布線和互連提供基礎(chǔ)，是設(shè)計(jì)一個(gè)優(yōu)1質(zhì)PCB的前提。

PCB的疊層設(shè)計(jì)通常由PCB的性能要求、目標(biāo)成本、制造技術(shù)和系統(tǒng)的復(fù)雜程度等因素決定。對(duì)于大多數(shù)的設(shè)計(jì)，存在許多相互沖突的要求，通常完成的設(shè)計(jì)策略是在考慮各方面的因素后折中決定的。對(duì)于高速、高1性能系統(tǒng)，通常采用多層板，層數(shù)可能高達(dá)30層或更多。

什么是PCB中的板級(jí)去耦呢？

板級(jí)去耦其實(shí)就是電源平面和地平面之間形成的等效電容，這些等效電容起到了去耦的作用。主要在多層板中會(huì)用到這種設(shè)計(jì)方法，因?yàn)槎鄬影蹇梢詷?gòu)造出電源層和地層，而一層板與兩層板沒(méi)有電源層和地層，所以設(shè)計(jì)不了板級(jí)去耦。

多層板設(shè)計(jì)板級(jí)去耦時(shí)，為了達(dá)到好的板級(jí)去耦效果，一般在做疊層設(shè)計(jì)時(shí)把電源層和地層設(shè)計(jì)成相鄰的層。相鄰的層降低了電源?地平面的分布阻抗。從平板電容的角度來(lái)分析，由電容計(jì)算公式C=εs/4πkd可以，兩平板之間的距離d越小，電容值越大，相當(dāng)于加了一個(gè)大的電解電容，相鄰的層兩平面的d是比較小的，所以電源層和地層設(shè)計(jì)成相鄰的層，可以達(dá)到比較好的去耦效果。