封裝測(cè)試設(shè)備的芯片載體封裝

　　80年代出現(xiàn)了芯片載體封裝，其中有陶瓷無(wú)引線芯片載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線芯片載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝SOP(Small Outline Package)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)， 以0.5mm焊區(qū)中心距，208根I/O引腳的QFP封裝的CPU為例，外形尺寸28×28mm，芯片尺寸10×10mm，則芯片面積/封裝=10×10/28×28=1：7.8，由此可見(jiàn)QFP比DIP的封裝尺寸大大減小。QFP的特點(diǎn)是: 1.適合用SMT表面安裝技術(shù)在PCB上安裝布線; 2.封裝外形尺寸小，寄生參數(shù)減小，適合高頻應(yīng)用; 3.操作方便; 4.可靠性高。

半導(dǎo)體封裝測(cè)試是指將通過(guò)測(cè)試的晶圓按照產(chǎn)品型號(hào)以及功能需求加工得到獨(dú)立芯片的一個(gè)過(guò)程。通常上來(lái)講，來(lái)自晶圓前道工藝的晶圓先在前段工藝（FOL）中被切割為較小的晶片，然后將切割好的晶片用膠水貼裝到相應(yīng)的基板上，再利用超細(xì)的金屬導(dǎo)線或者導(dǎo)電性樹(shù)脂將晶片連接到基板的相應(yīng)引腳，構(gòu)成所要求的電路。

封裝測(cè)試的分類方式有多種，如以封裝組合中芯片數(shù)目為依據(jù)可以分為單芯片封裝和多芯片封裝;以材料為依據(jù)可以分為高分子材料類和陶瓷類;以器件和電路板連接方式為依據(jù)可以分為引腳插入型和表面貼裝型;以引腳分別為依據(jù)可以分為單邊引腳、雙邊引腳、四邊引腳、底部引腳等。封裝測(cè)試時(shí)在進(jìn)行后段工藝（EOL），對(duì)獨(dú)立的晶片用塑料外殼加以封裝保護(hù)、塑封，以及后固化、切筋和成型、電鍍以及打印等工藝。封裝完成后進(jìn)行成品測(cè)試，后入庫(kù)出貨。

封裝焊點(diǎn)熱疲勞失效

許多集成電路傳統(tǒng)上使用不含鉛的焊點(diǎn)凸點(diǎn)作為與其它管芯、封裝、甚至印刷電路板(PCB)的連接。相鄰層中不同的熱膨脹系數(shù)和溫度會(huì)使材料產(chǎn)生不同的膨脹和收縮。這些熱機(jī)械力，振動(dòng)、機(jī)械沖擊等，會(huì)對(duì)焊點(diǎn)造成應(yīng)變，并可能導(dǎo)致焊點(diǎn)和互連表面的裂紋。近，銅柱變得流行起來(lái)，因?yàn)樗鼈兊暮更c(diǎn)間距更小。然而，這些相互連接的剛性更強(qiáng)，根據(jù)施加的應(yīng)變，可能會(huì)更快地失效。