在收入方面，移動(dòng)和消費(fèi)是個(gè)大的細(xì)分市場(chǎng)，2019年占封裝測(cè)試市場(chǎng)的85%，2019年至2025年，這一部分的復(fù)合年增長(zhǎng)率將達(dá)到5.5%。不同封裝測(cè)試類型的復(fù)合年增長(zhǎng)率收入依次為：2.5D/3D堆疊IC、嵌入式芯片，F(xiàn)an-Out：分別為21%、18%和16%。2019年，集成電路封裝市場(chǎng)總值為680億美元。先進(jìn)封裝在整個(gè)半導(dǎo)體市場(chǎng)的份額不斷增加。根據(jù)Yole的說法，到2025年，它將占據(jù)市場(chǎng)近50%的份額。常規(guī)PPTC在某些熱帶帶高溫高濕的環(huán)境中，出現(xiàn)失效的情況，究其原因是常規(guī)PPTC受高溫高濕環(huán)境水汽影響導(dǎo)致升阻失效，新型的封裝大大提高了PPTC在高溫高濕環(huán)境中的使用壽命，拓展了PPTC的應(yīng)用場(chǎng)景。

封裝的三大類：
GA (Ball Grid Arraye)：球柵陣列封裝，表面貼裝型封裝之一，是在封裝體基板的底部制作陣列焊球作為電路的I/O端與PCB板互接，由Motorola公司開發(fā)。

CSP (Chip Scale Package)：芯片級(jí)封裝，該方式相比BGA同等空間下可以將存儲(chǔ)容量提升三倍，是由日本公司提出來的。

DIP (Dual In-line PACkage)：雙列直插式封裝，插裝型封裝之一，指采用雙列直插形式封裝的集成電路芯片，體積比較大。

封裝引腳之間距離很小、管腳很細(xì)，一般大規(guī)?；虺笠?guī)模集成電路采用這種封裝形式。其引腳數(shù)一般從幾十到幾百，而且其封裝外形尺寸較小、寄生參數(shù)減小、適合高頻應(yīng)用。該封裝主要適合用SMT表面安裝技術(shù)在PCB上安裝布線。半導(dǎo)體生產(chǎn)流程由晶圓制造、晶圓測(cè)試、芯片封裝和封裝后測(cè)試組成。也可稱為終段測(cè)試Final Test.在此之前，由于封裝成本較高整片晶元還必須經(jīng)過針測(cè)Probe Test。CSP封裝具有以下特點(diǎn)：解決了IC裸芯片不能進(jìn)行交流參數(shù)測(cè)試和老化篩選的問題；封裝面積縮小到BGA的1/4至1/10；電信和基礎(chǔ)設(shè)施是封裝測(cè)試市場(chǎng)收入增長(zhǎng)快的部分（約13%），其市場(chǎng)份額將從2019年的10%提高到2025年的14%。延遲時(shí)間縮到極短；CSP封裝的內(nèi)存顆粒不僅可以通過PCB板散熱，還可以從背面散熱，且散熱效率良好。