與數(shù)字IC相比較，模擬IC更具備它自身獨(dú)特的屬性

雖然數(shù)字IC和模擬IC同屬于集成電路范疇，但兩者的基本工作原理截然不同，基本的工作原理的差異決定了數(shù)字IC和模擬IC不同的產(chǎn)品特性、設(shè)計(jì)思路、工藝選擇以及市場(chǎng)分布情況。

模擬集成電路行業(yè)具備以下四大特點(diǎn)：需求端：下游需求分散，產(chǎn)品生命周期較長(zhǎng)。供給端：偏向于成熟和特種工藝，八寸產(chǎn)線為主供給。競(jìng)：競(jìng)爭(zhēng)格局分散，廠商之間競(jìng)爭(zhēng)壓力小。技術(shù)端：行業(yè)技術(shù)壁壘較高，重經(jīng)驗(yàn)以人為本。模擬IC產(chǎn)品生命周期較長(zhǎng)，一旦切入產(chǎn)品便可以獲得穩(wěn)定的芯片出貨量。當(dāng)我們對(duì)一個(gè)設(shè)計(jì)的引腳名字進(jìn)行改動(dòng)的時(shí)候，我們無(wú)須改動(dòng)驅(qū)動(dòng)這個(gè)接口的方法，而是只需要在例化該事務(wù)交易處理器的時(shí)候，給虛接口綁定對(duì)應(yīng)連接的實(shí)體接口即可。

需求層面：模擬類產(chǎn)品下游汽車(chē)、工業(yè)用途要求以可靠性、安全行為主，偏好性能成熟穩(wěn)定類產(chǎn)品的同時(shí)資格認(rèn)可相對(duì)較為嚴(yán)格，一般不低于一年半。

供給層面：先進(jìn)制程對(duì)于模擬類產(chǎn)品推動(dòng)作用較小，基本不受摩爾定律推動(dòng)，因此模擬類產(chǎn)品性能更新迭代較慢。因此模擬類產(chǎn)品生命周期較長(zhǎng)，一般不低于10年。的音頻放大器芯片NE5532生命周期長(zhǎng)達(dá)30年，至今依然是多款音響設(shè)備的標(biāo)配芯片。

數(shù)字ic后端設(shè)計(jì)（二)

4.時(shí)鐘樹(shù)生成(CTS Clock tree synthesis) 。

芯片中的時(shí)鐘網(wǎng)絡(luò)要驅(qū)動(dòng)電路中所有的時(shí)序單元，所以時(shí)鐘源端門(mén)單元帶載很多，其負(fù)載很大并且不平衡，需要插入緩沖器減小負(fù)載和平衡。時(shí)鐘網(wǎng)絡(luò)及其上的緩沖器構(gòu)成了時(shí)鐘樹(shù)。一般要反復(fù)幾次才可以做出一個(gè)比較理想的時(shí)鐘樹(shù)。---Clock skew.

5. STA 靜態(tài)時(shí)序分析和后。

時(shí)鐘樹(shù)插入后，每個(gè)單元的位置都確定下來(lái)了，工具可以提出GlobalRoute形式的連線寄生參數(shù)，此時(shí)對(duì)參數(shù)的提取就比較準(zhǔn)確了。SE把.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析。確認(rèn)沒(méi)有時(shí)序違規(guī)后，將這來(lái)兩個(gè)文件傳遞給前端人員做后。1VCC,動(dòng)態(tài)測(cè)試失效機(jī)制：電子遷移，氧化層，相互擴(kuò)散，不穩(wěn)定性，離子玷污等參考標(biāo)準(zhǔn)：125℃條件下1000小時(shí)測(cè)試通過(guò)IC可以保證持續(xù)使用4年，2000小時(shí)測(cè)試持續(xù)使用8年。對(duì)Astro 而言，在detail routing 之后，

用starRC XT 參數(shù)提取，生成的E.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析，那將會(huì)更準(zhǔn)確。

6. ECO(Engineering Change Order)。

針對(duì)靜態(tài)時(shí)序分析和后中出現(xiàn)的問(wèn)題，對(duì)電路和單元布局進(jìn)行小范圍的改動(dòng).

7. Filler的插入(pad fliier, cell filler)。

Filler指的是標(biāo)準(zhǔn)單元庫(kù)和I/O Pad庫(kù)中定義的與邏輯無(wú)關(guān)的填充物，用來(lái)填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/O Pad和I/O Pad之間的間隙，它主要是把擴(kuò)散層連接起來(lái)，滿足DRC規(guī)則和設(shè)計(jì)需要。

8. 布線(Routing)。

Global route-- Track assign --Detail routing--Routing optimization布線是指在滿足工藝規(guī)則和布線層數(shù)限制、線寬、線間距限制和各線網(wǎng)可靠絕緣的電性能約束的條件下，根據(jù)電路的連接關(guān)系將各單元和I/OPad用互連線連接起來(lái)，這些是在時(shí)序驅(qū)動(dòng)(Timing driven )的條件下進(jìn)行的，保證關(guān)鍵時(shí)序路徑上的連線長(zhǎng)度能夠。如果必要在自動(dòng)放置標(biāo)準(zhǔn)單元和宏單元之后，你可以先做一次PNA(powernetworkanalysis）--IRdropandEM。--Timing report clear

IC?耐久性測(cè)試

耐久性測(cè)試項(xiàng)目（Endurance test items ）Endurance cycling test, Data retention test①周期耐久性測(cè)試（Endurance Cycling Test ）

目的: 評(píng)估非揮發(fā)性memory器件在多次讀寫(xiě)算后的持久性能

Test Method: 將數(shù)據(jù)寫(xiě)入memory的存儲(chǔ)單元，在擦除數(shù)據(jù)，重復(fù)這個(gè)過(guò)程多次

測(cè)試條件: 室溫，或者更高，每個(gè)數(shù)據(jù)的讀寫(xiě)次數(shù)達(dá)到100k~1000k

具體的測(cè)試條件和估算結(jié)果可參考以下標(biāo)準(zhǔn)

MIT-STD-883E Method 1033

②數(shù)據(jù)保持力測(cè)試（Data Retention Test）

目的: 在重復(fù)讀寫(xiě)之后加速非揮發(fā)性memory器件存儲(chǔ)節(jié)點(diǎn)的電荷損失

測(cè)試條件: 在高溫條件下將數(shù)據(jù)寫(xiě)入memory 存儲(chǔ)單元后，多次讀取驗(yàn)證單元中的數(shù)據(jù)

失效機(jī)制：150℃

具體的測(cè)試條件和估算結(jié)果可參考以下標(biāo)準(zhǔn)：

MIT-STD-883E Method 1008.2

在了解上述的IC測(cè)試方法之后，IC的設(shè)計(jì)制造商就需要根據(jù)不用IC產(chǎn)品的性能，用途以及需要測(cè)試的目的，選擇合適的測(cè)試方法，的降低IC測(cè)試的時(shí)間和成本，從而有效控制IC產(chǎn)品的質(zhì)量和可靠度。

數(shù)字集成電路和模擬ic的難度系數(shù)相較于大一些，由于好的商品所必須的像上邊我常說(shuō)的那般一個(gè)巨頭級(jí)別的室內(nèi)設(shè)計(jì)師太少了。除了天賦勤奮的要素以外，更必須長(zhǎng)期的打磨拋光。因此 全球最強(qiáng)的數(shù)字集成電路高手，絕大多數(shù)全是飽經(jīng)滄桑的老大爺。以一輩子的工作經(jīng)驗(yàn)去漸漸地打磨拋光一款商品。Filler指的是標(biāo)準(zhǔn)單元庫(kù)和I/OPad庫(kù)中定義的與邏輯無(wú)關(guān)的填充物，用來(lái)填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/OPad和I/OPad之間的間隙，它主要是把擴(kuò)散層連接起來(lái)，滿足DRC規(guī)則和設(shè)計(jì)需要。

相相對(duì)而言，數(shù)字電路設(shè)計(jì)，如果不考慮到獨(dú)立加工工藝，立即用tsmc這類的代工生產(chǎn)得話，更非常容易拉起一直精英團(tuán)隊(duì)的，每一個(gè)人只必須致力于一項(xiàng)，以團(tuán)結(jié)協(xié)作制勝了。